神奇的ECC，可将内存的成本进一步降低

高端消费产品、网络和工业系统等内存密集型应用程序正面临着成本压力，这促使工程师寻找在提高性能的同时降低系统成本的新方法。错误码校正(ECC)是NAND闪存中维护可靠性和延长内存寿命的关键技术。为了在市场上实现基于NAND闪存的系统有更好的效率，与集成ECC的架构相比，开发人员更加倾向于在主机MCU中实现ECC架构。

本文将探讨集成的和基于主机的ECC之间的差异，比较一下每种方法对系统性能、可靠性和最终成本的影响。

ECC

简单说一下什么叫ECC。ECC内存即纠错内存，简单的说，其具有发现错误，纠正错误的功能，一般多应用在高档台式电脑/服务器及图形工作站上，这将使整个电脑系统在工作时更趋于安全稳定。

内存在其工作过程中难免会出现错误，而对于稳定性要求高的用户来说，内存错误可能会引起致命性问题。内存错误根据其原因还可分为硬错误和软错误。硬件错误是由于硬件的损害或缺陷造成的，因此数据总是不正确，此类错误是无法纠正的；软错误是随机出现的，例如在内存附近突然出现电子干扰等因素都可能造成内存软错误的发生。

当为一个系统选择闪存时，开发人员可以在NAND和NOR技术之间进行选择。NAND单元比NOR单元小，所以NAND的每位成本比NOR内存低。这反过来导致NAND闪存比NOR闪存可用的密度更高。此外，与NAND相比，NOR单元背后的物理原理导致了更长的程序擦除(P/E)时间。由于这些优点，NAND正以越来越快的速度被采用。

传统上NAND闪存的缺点是耐久性和读取性能较慢。随着时间的推移，NAND单元磨损或失去保持程序值的能力，将影响内存位转换状态。当一个块（Block）开始磨损时，它的数据可以转移到另一个块。随着单元的退化，为了防止数据丢失，我们便采用ECC技术。

ECC使用冗余来验证存储的数据是否与写入到内存的数据相匹配。此外，当检测到错误时，为了确保更高的数据完整性，ECC可以对每个块的错误数量进行修正。当超过某个错误阈值时，数据被移动到一个新块上。废弃的块被标记为“bad”，再也不会使用。因此，NAND闪存与ECC结合就可以提供高可靠性应用程序所需的完整性水平。

然而，由于ECC生成和检查需要时间过程，因此它会影响吞吐量和系统成本，这取决于它是如何实现的。通常，ECC可以与内存本身集成或由主机处理器在外部管理。集成方法有两种配置:

一种是单模方法，其中ECC是内存die的一部分，另一种是双模方法，其中控制器IC(具有串行接口和ECC)与内存die合并。在基于主机的方式下，ECC支持MCU NAND flash控制器去访问NAND。内存制造商提供的这三个选项允许OEM为他们的应用程序选择最佳的折衷方案。

一种灵活的ECC方法

将ECC集成到NAND闪存，具备了直接由存储器芯片本身管理ECC的优势。然而，尽管这种方法在某种程度上简化了系统设计，但代价是较高的内存成本和较低的读取性能。与主机处理器中使用的更高的内部时钟频率相比，闪存中较慢的内部时钟导致了读取性能的降低。

集成了ECC之后就增加了NAND闪存设备的大小和复杂性，因此内存成本会更高。考虑到一个8位ECC的硬件实现有大约50K。这表示对一个简单内存控制器的门数（gate count）(3000K)有~1.7%的影响。然而，如果集成在NAND存储器上，影响会在10-15%之间，并且会使存储器的成本增加更多。对于使用多内存设备的大内存需求系统，将ECC与NAND内存集成意味着要多次支付额外成本，而不是基于主机MCU一次性支付ECC。

此外，读取性能也有所下降，因为集成ECC会增加延迟，每个内存读取的时钟率低于主机控制器可以处理ECC检查的时钟率。下图显示了NOR flash、集成ECC的NAND flash以及基于主机的ECC的NAND flash的读取吞吐量比较。可以看出，集成ECC的NAND闪存的性能不到NOR闪存的一半。然而，当ECC是基于主机的时候，NAND闪存的读取性能几乎翻倍，几乎与NOR闪存持平。

当检测到错误(并纠正错误)时，基于主机的ECC提供了更好的性能。下图显示了错误对读取第一数据时间(RFDT)的影响。通过集成ECC, RFDT从45微秒增加到70微秒。对于基于主机的ECC, RFDT要好得多，仅从35微秒增加到45微秒。

美光用232 层NAND 划出了存储新分水岭

随着全球数据量持续攀升，储存容量和性能的提升势在必行，美光今天早上宣布他们的下一代 232 层 NAND 已经开始出货。美光的第六代 3D NAND 技术 232L 将提供更高的带宽和更大的芯片尺寸——最值得注意的是，美光推出了目前业界最密集的 1Tbit TLC NAND 芯片。据该公司称，新的 NAND 已经以有限的数量交付给客户和 Crucial 英睿达 SSD 产品，今年晚些时候将进一步增加产量。

美光表示，这项开创性的技术涵盖诸多层面的创新，包括建立高深宽比结构的先进制程能力、新型材料的开发，以及针对美光领先业界的176 层NAND 技术所进行的设计改进。目前232 层NAND目前正在新加坡晶圆厂量产，会优先以封装颗粒形式及透过美光Crucial SSD 消费性产品系列向客户出货。

美光表示，232层NAND 技术可以支持资料中心和汽车应用所需的先进解决方案和即时服务，也能提供行动装置、消费性电子产品和个人电脑所需的回应速度及沉浸式体验。

首款232 层NAND不仅具备必要的高性能储存，具备业界最高的单位储存密度（areal density），并提供与前几代NAND 相比更高的容量和更佳的能源效率，能提供从终端使用者到云端之间大部分数据密集型应用的最佳功能。

232层NAND 解决方案得以为在提高性能和低功耗之间力求平衡的行动应用、资料中心、智慧边缘的部署提供理想的后援支持。该介面亦向下相容，支持旧款控制器和系统。

来源：anandtech

232 层比美光176 层制程节点所提供最高速的介面数据传输速度快50%，与前一代产品相比，美光232 层NAND 的每晶粒写入频宽提高100%，读取频宽亦增加超过75%，这些优势将进一步强化SSD 和嵌入式NAND 解决方案的性能和能源效率。该技术节点还达到了现今业界最快的NAND I/O 速度2.4 GB/s，将满足以数据为中心的工作负载（如人工智慧、机器学习、非结构化资料库和实时分析、云端运算等）的低延迟和高吞吐量需求。

与此同时，美光也一直在研究其芯片封装的尺寸，因此虽然更大的容量意味着他们的芯片尺寸逐代增加（根据美光的密度数据，我们估计约为 70.1mm2 ），他们仍然将芯片封装缩小了 28%。因此，单芯片封装从 12mm x 18mm (216mm2 ) 缩小到 11.5mm x 13.5mm (~155mm2) 。因此对于美光的下游客户来说，美光 NAND 的更大容量和更小封装的结合意味着设备制造商可以减少分配给 NAND 封装的空间量，或者转向另一个方向并尝试塞进更多的封装进入相似数量的空间。

来源：anandtech

除了密度改进之外，最新一代美光 NAND 还允许该公司升级其硬件以利用更新的 I/O 技术，并实施他们自己的改进以提高传输速度。这里的大新闻是，美光已将其 NAND 裸片内的平面数量从 4 个增加到 6 个，进一步提高了每个裸片内可用的并行度。4个平面的设计在上一代 NAND 中很普遍，并且随着 NAND 密度的增长，平面数量也在增加，以便传输速率跟上这些更高的密度。美光已经确认 232L NAND 中的平面提供独立读取，尽管它们并没有明确说明写入需要什么样的字线依赖性。

这种并行性的提高以及内部传输速率的提高，使美光能够显着提高其每个芯片的读写速度。据该公司称，与 176L 代 NAND 相比，读取速度提高了 75% 以上，同时写入速度翻了一番。

加上这一点，美光还在其外围逻辑上实现了最新一代的 ONFi。ONFi 于 2021 年完成，现已推出第一批 NAND 产品，将控制器-NAND 传输速率提高了 50%，达到 2400MT/秒。ONFi 5.0 还引入了一种新的 NV-LPDDR4 信令方法，该方法具有相同的 2400MT/s 速率，但由于它基于 LPDDR 技术，因此功耗更低。据美光公司称，他们发现每比特能量传输节省了 30% 以上，从而显着降低了能耗。尽管与往常一样进行此类比较，但值得注意的是带宽增益超过了节能（50% 对 30%），

至于产品化，美光正在推销 232L NAND 作为 176L NAND 的全栈替代品——这意味着美光认为它适用于从移动和物联网到客户端和数据中心产品的所有领域。为此，该公司已经开始向他们的客户发货，包括他们自己的 Crucial 子公司。与前几代美光 NAND 一样，尽早开始使用 Crucial 英睿达可以让公司在将新 NAND 应用到自己的企业设备之前获得一些使用新 NAND 开发全功能产品的实践经验。然而，有趣的是，美光目前并未宣布任何新的 Crucial 产品，这强烈暗示 Crucial 将开始在现有产品中实施新的 NAND。