「手机自学维修教程」PCIE总线认识 手机中的PCIE总线特性

PCIE总线知识学习

一、PCIE总线使用端到端的连接方式，在一条PCIE链路的两端只能各连接一个设备，这两个设备互为是数据发送端和数据接收端。PCIE总线除了总线链路外，还具有多个层次，发送端发送数据时将通过这些层次，而接收端接收数据时也使用这些层次。PCIe总线使用的层次结构与网络协议栈较为类似。

PCIE链路使用“端到端的数据传送方式”，发送端和接收端中都含有TX(发送逻辑)和RX(接收逻辑)如下图：

由上图所示，在PCIe总线的物理链路的一个数据通路(Lane)中，由两组差分信号，共4根信号线组成。其中发送端的TX部件与接收端的RX部件使用一组差分信号连接，该链路也被称为发送端的发送链路，也是接收端的接收链路；而发送端的RX部件与接收端的TX部件使用另一组差分信号连接，该链路也被称为发送端的接收链路，也是接收端的发送链路。一个PCIe链路可以由多个Lane组成。

高速差分信号电气规范要求其发送端串接一个电容，以进行AC耦合。该电容也被称为AC耦合电容。PCIe链路使用差分信号进行数据传送，一个差分信号由D+和D-两根信号组成，信号接收端通过比较这两个信号的差值，判断发送端发送的是逻辑“1”还是逻辑“0”。

与单端信号相比，差分信号抗干扰的能力更强，因为差分信号在布线时要求“等长”、“等宽”、“贴近”，而且在同层。因此外部干扰噪声将被“同值”而且“同时”加载到D+和D-两根信号上，其差值在理想情况下为0，对信号的逻辑值产生的影响较小。因此差分信号可以使用更高的总线频率。

此外使用差分信号能有效抑制电磁干扰EMI(Electro Magnetic Interference)。由于差分信号D+与D-距离很近而且信号幅值相等、极性相反。这两根线与地线间耦合电磁场的幅值相等，将相互抵消，因此差分信号对外界的电磁干扰较小。当然差分信号的缺点也是显而易见的，一是差分信号使用两根信号传送一位数据；二是差分信号的布线相对严格一些。

PCIE设备使用两种电源信号供电，分别是VCC与VAUX,其额定电压为3.3V。其中VCC为主电源，PCIE设备使用的主要逻辑模块均使用VCC供电，而一些与电源管理相关的逻辑使用VAUX供电。在PCIE设备中，一些特殊的寄存器通常使用VAUX供电，如STICKY REGISTER,此时及时PCIE设备的VCC被移除，这些与电源管理相关的逻辑状态和这些特殊寄存器的内容也不会发生改变。

二、PCIE总线还使用了下面一些辅助信号：

1、PERST#信号； 2、REFCLK+和REFCLK-信号；3、WAKE#信号；4、SMCLK,SMDAT信号；5、JTAG信号；6、PRSNT1#，PRSNT2#信号

三、PCIE在手机电路中的应用：

上图是CPU中用的一些PCIE总线。我们逐个介绍一下。

PCIE_NAND_BT_AP_CLKREQ_L 硬盘到CPU的时钟请求信号 （REQ是REQUEST的缩写）

90_PCIE_AP_TO_NAND_PEFCLK_P CPU到硬盘的参考时钟信号正

90_PCIE_AP_TO_NAND_PEFCLK_N CPU到硬盘的参考时钟信号负

90_PCIE_NAND_TO_AP_RXD_P CPU到硬盘的差分信号RXD正

90_PCIE_NAND_TO_AP_RXD_N CPU到硬盘的差分信号RXD负

90_PCIE_AP_TO_NAND_TXD_P CPU到硬盘的差分信号TXD正

90_PCIE_AP_TO_NAND_TXD_N CPU到硬盘的差分信号TXD负

PCIE_AP_TO_NAND_RESET_L CPU到硬盘的复位信号

PCIE_WLAN_BI_AP_CLKREQ_L 无线网到CPU的请求时钟信号

90_PCIE_AP_T0_WLAN_REFCLK_P CPU到无线网电路的参考时钟信号正

90_PCIE_AP_T0_WLAN_REFCLK_N CPU到无线网电路的参考时钟信号负

90_AP_PCIE3_RXD_C_P cpu输出的差分信号第三路

90_AP_PCIE3_RXD_C_N cpu输出的差分信号第三路

90_AP_PCIE3_TXD_C_P cpu输出的差分信号第三路

90_AP_PCIE3_TXD_C_N cpu输出的差分信号第三路

PCIE_BB_BI_AP_CLKREQ_L 基带CPU到主CPU的时钟请求信号

90_PCIE_AP_TO_BB_REFCLK_P 主CPU到基带CPU的参考时钟信号正

90_PCIE_AP_TO_BB_REFCLK_N 主CPU到基带CPU的参考时钟信号负

90_AP_PCIE2_RXD_C_P cpu输出的差分信号第二路

90_AP_PCIE2_RXD_C_N cpu输出的差分信号第二路

90_AP_PCIE2_RXD_C_P cpu输出的差分信号第二路

90_AP_PCIE2_RXD_C_N cpu输出的差分信号第二路

90_AP_PCIE2_TXD_C_P cpu输出的差分信号第二路

90_AP_PCIE2_TXD_C_N cpu输出的差分信号第二路

PP0V9_SOC_FIXED_PCIE_REFBUF 固定内部参考供电CPU的PCIE

(BUF是Buffer缩写，内部YS;REF参考；FIXED固定。)

AP_PCIE_RCAL CPU的PCIE总线的参考电路

前景可观的存算一体技术，到底有多难商用？

没有一家公司的存算一体技术解决方案受到广泛的市场认可。

最近，随着5G商用和云计算需求的迅猛增长，建设新一代适用各类AI场景的大规模数据中心成为各大运营商和巨头公司接下来的工作重点，其中，提升性能和降低成本是大家最为关心的话题之一。

今年年初阿里达摩院发布了2020年十大科技趋势，它认为存算一体是突破AI算力瓶颈的关键技术。 因为利用存算一体技术，设备性能不仅能够得到提升，其成本也能够大幅降低。

然而尽管存算一体技术方向广受认可，英特尔、Arm、微软等公司也均参与到该技术方向的投资，也有多家公司给出了可行的存算一体解决方案，但有一个不争的事实是，没有一家公司的存算一体技术解决方案受到广泛的市场认可。

简单来说，虽然“存算一体”概念很容易理解，即计算与存储两个模块的融合设计以实现对数据的高效处理，但落到场景和商业发展推进过程中，它面临的产业矛盾和难处远超业内的想象。

存算一体技术有多复杂？

存算一体技术虽然极具前景，但其实非常复杂，因此很多大公司都选择投资初创公司来完成这件事，而不是自己从头去开发。

如美国著名的存算一体AI芯片初创公司Mythic，因其在存内计算芯片（IPU）有显著的研究进展，在2019年刚刚结束的B+轮融资中，它就受到了软银、美光等投资者的支持，此前它还获得了美国国防部的资金支持。此外，美国另一家专注于语音识别的存算一体AI芯片初创公司Syntiant，它的背书者们——微软、英特尔、亚马逊、博世等，也是广泛分布在计算和存储领域的巨头公司，甚至高通也邀请Syntiant来做可穿戴设备芯片的语音解决方案。

在国内，现在在这一领域有所探索的，包括知存科技、闪亿半导体、忆芯科技等，也都是初创公司。

可以看见，大公司更倾向于选择“站队”，在巨头们中，除了下游大力推进基于ReRAM的存内计算方案的台积电，IBM是唯一公开自己存算一体技术布局的公司。

在相变存内计算方面，IBM已经有了多年的技术积累，因此它也可以代表整个存算一体技术产业的先进水平。但尽管在核心部件PCM器件上有了十余年的研究积累，并且IBM在2016年就透露了其关于存内计算的研发计划，提出了混合精度内存计算的新概念，至今为止，IBM也只发布了基于该项技术的8位模拟芯片，定位是处理深度神经网络。

与传统芯片相比，该芯片在成本和功耗上有非常显著的改进，包括存储与计算模块之间的通信成本也大大降低了，但是它的弱点也很明显：因为AI训练需要保持梯度计算的保真度和权重更新，现有AI芯片大多在16位精度以上，8位的精度看起来是没有办法广泛使用的。

这也很让人怀疑，费了大力气研发出来的全新架构芯片，到底能不能走出实验室？

不得不直面的“困境”

存算一体技术商用真的那么难？

受计算机冯·诺依曼计算机体系架构影响，计算和存储一直以来是相互分离的设计。但是随着大数据时代的到来，以数据为中心的数据密集型技术成为主流系统设计思路，我们的关注点也不再仅限于数据的计算和加工，而更为看重的是对数据的“搬运”，即从根本上消除不必要的数据流动，这催生了计算与存储的融合（存算一体）。

简单来说，在传统计算机的设定里，存储模块是为计算服务的，因此设计上会考虑存储与计算的分离与优先级。但是如今，存储和计算不得不整体考虑，以最佳的配合方式为数据采集、传输和处理服务。这里面，存储与计算的再分配过程就会面临各种问题，而它们主要体现为存储墙、带宽墙和功耗墙 问题。

以存储墙问题为例，因为计算与存储各自独立演进，且传统的观点认为计算系统性能受限于计算能力，因而过去几十年产业界在计算方面的投入巨大。有数据显示，过去二十年，处理器性能以每年大约55%的速度提升，内存性能的提升速度每年只有10%左右。结果长期下来，不均衡的发展速度造成了当前的存储速度严重滞后于处理器的计算速度，内存瓶颈导致高性能存储器难以发挥应有的功效，遭遇了所谓的存储墙问题。

因此，存算一体技术的提出不仅仅要打破人们对传统存储和计算的认知，它还要解决这些已有的“历史遗留”问题，实现存算之间更加低成本的“无缝对接”。

目前，业内提出了几种可行的技术解决方向，其中计算型存储、存内计算、3D堆叠和类脑计算 颇受关注，但究竟哪一种可行，众说纷纭。

图 | 3D堆叠

以现在最为火热的存内计算技术来说，为了推动这项技术的发展，近两年的芯片设计顶会ISSCC已经为其设立了专门的议程，同时2019年电子器件领域顶级会议IEDM有三个专门的议程共二十余篇存内计算相关的论文。

其实存内计算的核心思想很简单，就是把带权重加乘计算的权重部分存在内存单元中，然后在内存的核心电路上做修改，从而让读出的过程就是输入数据和权重在模拟域做点乘的过程，相当于实现了输入的带权重累加，即卷积运算。而同时，由于卷积运算是深度学习算法中的核心组成部分，因此存内计算非常适合AI，对未来AI芯片的存算一体和算力突破都有帮助。

但是不同于传统的数字电路计算，存内计算是用模拟电路做计算，这对存储器本身和存内计算的设计者都是一个全新的、需要探索的领域，IBM所研究的正是这个方向，里面的难度可想而知。

不仅如此，随着数据量的加大，功耗、存算之间的通信等方面都需要变革，以通信的硬件实现工艺来看，是采用光互联技术还是采用3D堆叠的新型封装实现高性能互联，这就是一个大问题，因为采用不同的技术将会导致整体解决方案天壤之别。

AI芯片公司还是存储芯片公司，存算一体技术应该由谁来做？

可以说，现在对于业内而言，树在大家面前的首要问题就是达成技术方向上的共识，而想要达成技术共识之前，可能大家首先要解决的是，存算一体到底由AI芯片公司来做还是由存储公司来做？

由AI芯片公司来做，技术方向更多偏向于计算型存储或类脑计算，而由存储公司来做，存内计算方向则会更容易被发展和推动。

上文介绍的存内计算是从存储的角度去做计算上的融合，尤其伴随SSD产品（由NAND flash构成）的兴起，因嵌入了ARM核和DRAM，NAND flash、ARM和DRAM、控制器和内部总线实际上构成了一个计算机系统，这让存储产品本身就可以做计算任务，因此也为存算一体提供了发展平台。国内就有诸多初创公司在探索这个方向，尤其是由于AI的引入，各种数据的Key-Value只要直接存储在硬盘里，AI需要的数据就可以自动完成分类，可以显著提升非关系数据库的性能。

而计算型存储则是将存储做到计算芯片上，如现在很多处理器公司都在做片上存储这件事，IBM设计的Blue Gene Active Storage（BGAS）结点就是一种‘存储上的计算’系统，每一个BGAS结点包含32个处理器，每个处理器通过PCIe接口连接2TB的SLC NAND非易失闪存介质，大致就是这样一个思路 。

当然不仅仅如此，超越冯·诺依曼架构之上，人的大脑就是一个典型的存储计算系统，而仿照人脑的仿生系统也被认为是最有可能颠覆现有技术的终极发展方向。

作为电子复兴计划的一部分，DAPRA看中的就是这个更高级的系统——通过将电子元件编程为离散阻值状态并将不同权重的电子元件相互卷积以建立一个类似突触和神经元的系统，即神经拟态计算，又被称为类脑计算。此前，国内清华大学类脑计算团队打造的“天机芯”就是被称为异构融合类脑计算芯片，复旦大学也在单晶体管逻辑架构上有突破性的进展，为存算一体发展奠定了技术基础。然而需要指出的是，DAPRA团队在这项研究上已经涉及了超过1800种混合材料，其难度之高可想而知，而后面架构搭建等都是商用道路上必须要迈过去的坎，因此可以说，类脑的存算一体系统遥不可及。

尽管类脑遥不可及，退回到现有的芯片设计上，存算一体的挑战也是十分之多，如器件方面，现有的浮栅器件存储就不适合存内计算；在芯片的工艺上，存算一体的设计和流片周期都将会很长，甚至连现有的EDA工具，目前尚没有支持存算一体设计的。

总体来看，存算一体有IBM、知存科技等数十家大大小小企业在投入和探索，它们广泛分布在存储、计算等领域里，几大技术方向也都在发展中。但是因可探索的方向很多，且没有人知道哪一种是最适合商用的方向，可以说整个市场还处在早期的百家争鸣状态。

降低成本，市场驱动存算一体

说到这里，可以发现存算一体的未来商用发展前景是极其不明晰的。但看向应用端，存算一体的市场发展驱动却是非常强烈的。

以数据中心为例，百亿亿次（E级）的超级计算机成为各国比拼算力的关键点，为此美国能源部启动了“百亿亿次计算项目（Exascale Computing Project）”，希望于2021年至少交付一台E级超算；中国则联合国防科大、中科曙光和国家并行计算机工程技术研究中心积极开展相关研究，计划于2020年推出首台E级超算。但要想研制E级超算，科学家面临的挑战之中首当其冲的就是功耗过高问题。

随着速度和性能要求的不断提高，如果按现有设计方法，通过不断增加处理器数量来研制超算，其体型和规模会越来越大，数据在存储器和处理器之间进出所耗费的功率会越来越多。以现有技术研制的E级超算功率高达千兆瓦，需要一个专门的核电站来给它供电，而其中50%以上的功耗都来源于数据的“搬运”， 本质上就是冯·诺依曼计算机体系结构计算与存储的分离设计所致。

如何降低功耗成为超算中心必须要解决的问题，各国科学家都在致力于降低超算功率，其中一些可行的技术方案包括让存储器更靠近计算器，减少数据行进距离；让高性能存储器向三维扩展而不是朝二维延伸；超算与闪存的结合等，而这些都隶属于存算一体的技术方向。

另一方面，在边缘计算和物联网端，因存算一体能够大幅提升性能和降低功耗， 因此也被大家寄予厚望。

当然，不仅仅是成本，如阿里达摩院在发布的技术报告所言，AI的出现与存内计算格外匹配，存算一体也将会改善现有的AI算力瓶颈。

更多优质内容，请持续关注镁客网~

相关问答

fsmc总线还可以扩展nor和nand有用(0)回复相关问题STM32与MSP430哪个好?3062浏览1回答我要用stm32单片机带动ov7670摄像头来拍照,不会写程序啊,急需....

它还配备2GbDDR3LDRAM缓存,SLC高速缓存,和先进的LDPC纠错功能,以及高品质主控和3DNAND的强大组合,比SATA总线M.2SSD快6倍,充分发挥了PCle3.0x4的性能。同时.....

由于Optane存储过于昂贵,而三星Z-NAND仅限于自己的专有产品,因此这是摆在东芝面前的新机会。它为公司的客户设计了一个更具成本效益,更低延迟的存储解决方案,...

车...第二名,韦尔股份。公司在汽车CIS市场份额居全球第二,2018年市场份额为22%,仅次于安森美的36%,并且相比安森美,公司拥有大小像素结合技术,智能汽车加速...

如此一来,NAND就需要使用更为复杂的垃圾回收算法,从而更为高效地实现性能水平。然而无论算法多么精巧,处于稳定状态的驱动器在性能上仍然会因此受到影响,因为...

2018年的7月18日,英特尔迎来了五十岁生日。五十而知天命,知天命不是听天由命、无所作为,而是谋事在人,成事在天,努力作为但不企求结果,仍“发愤忘食”、“...

SD卡协会在3年前6月份颁布了UHS-I和UHSSpeedClass1两款性能标识。UHS是超高速度(UltraHighSpeed)的英文缩写,指让SDHC存储卡和SDXC存储卡提高总线接口速度的新....

目前主板的M.2硬盘接口可以分为Bkey和MKey。一般Bkey接口支持SATA协议和NVME协议固态硬盘,sata协议固态走sata总线,nvme协议固态走PCI-Ex2总线,最高速度不......

2、M.2接口:M.2标准的SSD同mSATA一样可以进行单面NAND闪存颗粒的布置,也可以进行双面布置,其中单面布置的总厚度仅有2.75mm,而双面布置的厚度也仅为3.85mm。...

DOM型态。以上那两种接口基本上都满足了工业和一般用户的需求,但是还有一些其他的接口其中包括LIF接口固态硬盘以及mSATA嵌入式接口固态硬盘,这些固态硬盘的...